網站首頁 語言 會計 互聯網計算機 醫學 學歷 職場 文藝體育 範文
當前位置:學識谷 > 範文 > 校園

考研計算機組成原理複習重點

欄目: 校園 / 發佈於: / 人氣:2.17W

考生們在面對考研計算機的組成原理時,在複習上,需要重點的把知識點掌握好。小編為大家精心準備了計算機考研重點歸納,歡迎大家前來閲讀。

考研計算機組成原理複習重點

  計算機考研總線邏輯要點

畫一個具有雙向傳輸功能的總線邏輯圖。

解:此題實際上是要求設計一個雙向總線收發器,設計要素為三態、雙向、使能等控制功能的實現,可參考74LS245等總線收發器芯片內部電路。 邏輯圖如下:(n位)

幾種錯誤的設計:

幾種錯誤的設計:

設數據總線上接有A、B、C、D四個寄存器,要求選用合適的74系列芯片,完成下列邏輯設計:

(1) 設計一個電路,在同一時間實現D→A、D→B和D→C寄存器間的傳送;

(2) 設計一個電路,實現下列操作:

T0時刻完成D→總線;

T1時刻完成總線→A;

T2時刻完成A→總線;

T3時刻完成總線→B。

解:

(1)採用三態輸出的D型寄存器74LS374做A、B、C、D四個寄存器,其輸出可直接掛總線。A、B、C三個寄存器的輸入採用同一脈衝打入。注意-OE為電平控制,與打入脈衝間的時間配合關係為:

現以8位總線為例,設計此電路,如下圖示:

(2)寄存器設置同(1),由於本題中發送、接收不在同一節拍,因此總線需設鎖存器緩衝,鎖存器採用74LS373(電平使能輸入)。節拍、脈衝配合關係如下:

節拍、脈衝分配邏輯如下:

節拍、脈衝時序圖如下:

以8位總線為例,電路設計如下:

(圖中,A、B、C、D四個寄存器與數據總線的連接方法同上。)

幾種錯誤的設計:

(1)幾種錯誤的設計:

(1)幾種錯誤的設計:

(2)幾種錯誤的設計:

(2)幾種錯誤的'設計:

  計算機考研總線要點

什麼是總線?總線傳輸有何特點?為了減輕總線負載,總線上的部件應具備什麼特點?

解:總線是多個部件共享的傳輸部件。

總線傳輸的特點是:某一時刻只能有一路信息在總線上傳輸,即分時使用。

為了減輕總線負載,總線上的部件應通過三態驅動緩衝電路與總線連通。

講評:

圍繞“為減輕總線負載”的幾種説法:

× 應對設備按速率進行分類,各類設備掛在與自身速率相匹配的總線上;

× 應採用多總線結構;

× 總線上只連接計算機的五大部件;

× 總線上的部件應為低功耗部件。

上述措施都無法從根上(工程上)解決問題,且增加了許多不必要(或不可能)的限制。

× 總線上的部件應具備機械特性、電器特性、功能特性、時間特性;

這是不言而喻的。

為什麼要設置總線判優控制?常見的集中式總線控制有幾種?各有何特點?哪種方式響應時間最快?哪種方式對電路故障最敏感?

解:總線判優控制解決多個部件同時申請總線時的使用權分配問題;

常見的集中式總線控制有三種:

鏈式查詢、計數器查詢、獨立請求;

特點:鏈式查詢方式連線簡單,易於擴充,對電路故障最敏感;計數器查詢方式優先級設置較靈活,對故障不敏感,連線及控制過程較複雜;獨立請求方式判優速度最快,但硬件器件用量大,連線多,成本較高。

解釋下列概念:總線的主設備(或主模塊)、總線的從設備(或從模塊)、總線的傳輸週期和總線的通信控制。

解:總線的主設備(主模塊)——指一次總線傳輸期間,擁有總線控制權的設備(模塊);

總線的從設備(從模塊)——指一次總線傳輸期間,配合主設備完成傳輸的設備(模塊),它只能被動接受主設備發來的命令;

總線的傳輸週期——總線完成一次完整而可靠的傳輸所需時間;

總線的通信控制——指總線傳送過程中雙方的時間配合方式。

為什麼要設置總線標準?你知道目前流行的總線標準有哪些?什麼叫plug and play?哪些總線有這一特點?

解: 總線標準的設置主要解決不同廠家各類模塊化產品的兼容問題;

目前流行的總線標準有:ISA、EISA、PCI等;

plug and play——即插即用,EISA、PCI等具有此功能。

  計算機考研14個指令縮寫要點

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解:全面的回答應分英文全稱、中文名、中文解釋三部分。

CPU——Central Processing Unit,中央處理機(器),見7題;

PC——Program Counter,程序計數器,存放當前欲執行指令的地址,並可自動計數形成下一條指令地址的計數器;

IR——Instruction Register,

指令寄存器,存放當前正在執行的指令的寄存器;

CU——Control Unit,控制單元(部件),控制器中產生微操作命令序列的部件,為控制器的核心部件;

ALU——Arithmetic Logic Unit,算術邏輯運算單元,運算器中完成算術邏輯運算的邏輯部件;

ACC——Accumulator,累加器,運算器中運算前存放操作數、運算後存放運算結果的寄存器;

MQ——Multiplier-Quotient Register,乘商寄存器,乘法運算時存放乘數、除法時存放商的寄存器。

X——此字母沒有專指的縮寫含義,可以用作任一部件名,在此表示操作數寄存器,即運算器中工作寄存器之一,用來存放操作數;

MAR——Memory Address Register,存儲器地址寄存器,內存中用來存放欲訪問存儲單元地址的寄存器;

MDR——Memory Data Register,存儲器數據緩衝寄存器,主存中用來存放從某單元讀出、或寫入某存儲單元數據的寄存器;

I/O——Input/Output equipment,輸入/輸出設備,為輸入設備和輸出設備的總稱,用於計算機內部和外界信息的轉換與傳送;

MIPS——Million Instruction Per Second,每秒執行百萬條指令數,為計算機運算速度指標的一種計量單位。